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Abstract For simulating high-frequency power-supply currents generated by an LSI chip, EMC macro-model 
called LECCS model composed of a linear equivalent circuit and internal equivalent current sources was proposed. 
This LECCS model has been extracted in the condition that supply voltage remains steady. However, supply voltage 
fluctuates depending on the high-frequency currents on the power distribution network (PDN). In this report, the 
authors propose a modeling method in which a LECCS model for each block unit is extracted from the design infor-
mation of the LSI and the sub-block models are combined to construct a functional block model with the internal 
equivalent current sources representing the effect of fluctuations in supply voltage. Applying this method to a test 
chip designed by the authors, the LECCS model expresses high-frequency currents with good accuracy. 
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流源で表す LECCS(Linear Equivalent Circuit and Current 
Sources）モデルと呼ばれる EMCマクロモデ、ルの研究を行っ
ている山［2][3][4］。また， LECCSモデルと同様の EMCマクロ
モデルとしてICEM-CE(Integrated Circuit Emission Model, 
Conducted Emission）が開発されている［5][6]0 
RAM (Random Access Memory）や ROM(Read Only 

































"Vc.rCrn ら（t)= 必叫 回 p（一 ) (1) 




























から 0.4nsまで積分した値は， l.6Vから 2.0Vまでそれぞれ，
0.128pC/V, 0.125pC/V, 0.123pC/V, 0.122pC/V, 0.121pC/V 
となり l.8Vのときを基準として相対誤差は4.1%,1.6%, 0.0%, 
-0.81%, -1.6%である。以上から，電源系高周波電涜は給電電圧
に比例していると近似する。
今 l P-MOS !Ji~（ 6 1ト N-MOS

























































































































































































路は図 5に示した構造で，各素子の値は RMeshょ＝ 0.25!1, 


















































一一一－ Unsealing Current 
(DC 1.8V) 









は図 10の特徴点である。（i= 1,2,. . '13) 
I 目的ー 1)
Seal同 Cil＝ ~I; (3) 
No.iの時間軸の補正を以下の式で示す。
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図 11：給電電圧の変化によって第3ピークで生じる遅延時間
2 
﹇ 〈 ﹈ ?
も 0.6 0.8 0.2 0.4 
第3ピークまでに近似した三角形関数は 9段であり，すべて Time ［郎］
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